简介:简要介绍了专用CPU的组成及其工作原理,给出了基于Ahera公司的FPGA实现专用CPU的设计过程和电路结构。设计在QuartusⅡ软件中完成,并给出了仿真波形。该设计用FPGA实现,因此有许多优点,可以灵活地地扩展或修改ALU、寄存器文件等,可以很方便地转变为其他专用CPU。
简介:该文设计方案采用FPGA(Fieldprogrammablegatearray,即现场可编程门陈列)来实现数字通信中的时分复用和解复用功能,以三路固定时分复用器的设计为例,介绍了一个基于美国ALTERA公司的EPF10K10LC84FPGA芯片开发的数字基带通信方案。该方案设计通过时分复用实现多路数据的传输,并采用EDA技术及自顶而下的设计思路。将时分复用主要硬件功能通过编程方式制作在两片FPGA芯片上,以MAX+plusⅡ软件为平台,以VHDL语言为工具,并且通过PCM编码电路、译码电路、显示电路等模块进行验证。该方案具有结构简单、成本低、性能稳定、抗干扰能力强的特点。
简介:传统的基于环形振荡器的物理不可克隆函数(RO-UF)因电压、温度、器件老化等影响,存在输出不可靠问题,即PUF输出随时变化,为了提高PUF的可靠性,提出一种针对PUF映射单元的稳定性测试方案.该方案选择多复杂度和多种频率的环形振荡器作为干扰源,放置在PUF原型电路附近对其进行干扰.通过识别和筛选掉不稳定的片,即识别和筛选掉使PUF结果不稳定的单元,来有效提高PUF的可靠性.实验结果表明,不同复杂度和不同频率的周围逻辑电路可以识别出不同数量的不稳定片,复杂度越高,识别出的不稳定片也越多.与最新发表的PUF文献相比,该PUF电路具有很好的统计随机性,资源消耗低.在温度变化为0~120°C和电压波动为0.85~1.2V时,唯一性和可靠性分别达到49.78%和98.00%,从而使其能够更好地被应用于安全领域.
简介:介绍了一种基于FPGA的可编程SONETOC-19210Gbit/s伪随机序列发生器和比特间插入奇偶校验码BIP-8的误码测试仪.该误码测试仪为并行反馈结构,可生成PRBS序列长度为2^7-1,2^10-1,2^15-1,2^23-1和2^31-1,通过SFI-4接口,采用10Gbit/s收发一体光模块,其工作速率可达10Gbit/s.在OC-192帧同步调整电路中,采用sTM-64/OC192二分查找法的帧同步法,显著提高了帧同步速度并减少了帧同步逻辑的复杂度.该系统可作为一种低成本的测试仪评估OC-192设备与器件,以取代昂贵的商用PRBS测试仪。