基于FPGA的参数化多路数据对齐器设计

在线阅读 下载PDF 导出详情
摘要 在现场可编程门阵列器件(FPGA)的高速实时信号处理系统中,多路数据对齐器是常用的电路设计。介绍了一种运用硬件描述语言参数化方式设计的多通道数据对齐方法,首先缓存各路数据,然后依据数据特征检测同步标志信号并寄存地址,对齐后同步读出。将多路对齐逻辑隔离开来,通过设置不同的同步标志检测电路可以适应多种应用,结构简单、可扩展性强;最大限度减少数据丢失,保证数据连续性;同时解决了跨时钟域的问题。列举了对齐器的两种应用,并通过仿真验证和器件编程在线校验。
机构地区 不详
出处 《雷达科学与技术》 2016年3期
出版日期 2016年03月13日(中国期刊网平台首次上网日期,不代表论文的发表时间)
  • 相关文献