基于CPLD/FPGA的半整数分频器的设计

(整期优先)网络出版时间:2005-04-14
/ 1
本文以分频比为2.5的半整数分频器的设计为例,介绍了在MAX+plusII开发软件下,利用VHDL硬件描述语言以及原理图的输入方式来实现半整数分频器的过程和方法.